Un circuito de retención MOSFET que incluye resistencias R1-R6, condensadores electrolíticos C1-C3, condensador C4, triodo PNP VD1, diodos D1-D2, relé intermedio K1, un comparador de voltaje, un chip integrado de base de tiempo dual NE556 y un MOSFET Q1. con el pin nº 6 del chip integrado de base de tiempo dual NE556 sirviendo como entrada de señal, y un extremo de la resistencia R1 conectado al mismo tiempo al pin 6 del chip integrado de base de tiempo dual NE556 se utiliza como entrada de señal, un extremo de la resistencia R1 está conectado al pin 14 del chip integrado de base de tiempo dual NE556, un extremo de la resistencia R2, un extremo de la resistencia R4, el emisor del transistor PNP VD1, el drenaje del MOSFET Q1 y el DC fuente de alimentación, y el otro extremo de la resistencia R1 está conectado al pin 1 del chip integrado de base de tiempo dual NE556, al pin 2 del chip integrado de base de tiempo dual NE556, a la capacitancia electrolítica positiva del condensador C1 y al relé intermedio. K1 contacto normalmente cerrado K1-1, el otro extremo del relé intermedio K1 contacto normalmente cerrado K1-1, el polo negativo del condensador electrolítico C1 y un extremo del condensador C3 están conectados a la tierra de la fuente de alimentación, el otro extremo del condensador C3 está conectado al pin 3 del chip integrado de base de tiempo dual NE556, el pin 4 del chip integrado de base de tiempo dual NE556 está conectado al polo positivo del condensador electrolítico C2 y al otro extremo de la resistencia R2 al mismo tiempo, y el El polo negativo del condensador electrolítico C2 está conectado a la tierra de la fuente de alimentación, y el polo negativo del condensador electrolítico C2 está conectado a la tierra de la fuente de alimentación. El polo negativo de C2 está conectado a la tierra de la fuente de alimentación, el pin 5 del chip integrado de base de tiempo dual NE556 está conectado a un extremo de la resistencia R3, el otro extremo de la resistencia R3 está conectado a la entrada de fase positiva del comparador de voltaje. , la entrada de fase negativa del comparador de voltaje está conectada al polo positivo del diodo D1 y al otro extremo de la resistencia R4 al mismo tiempo, el polo negativo del diodo D1 está conectado a la tierra de la fuente de alimentación y la salida de el comparador de voltaje está conectado al extremo de la resistencia R5, el otro extremo de la resistencia R5 está conectado al triplex PNP. La salida del comparador de voltaje está conectada a un extremo de la resistencia R5, el otro extremo de la resistencia R5 está conectado a la base del transistor PNP VD1, el colector del transistor PNP VD1 está conectado al polo positivo del diodo. D2, el polo negativo del diodo D2 está conectado al extremo de la resistencia R6, al extremo del condensador C4 y a la puerta del MOSFET al mismo tiempo, el otro extremo de la resistencia R6, el otro extremo del El condensador C4 y el otro extremo del relé intermedio K1 están todos conectados a la tierra de la fuente de alimentación y el otro extremo del relé intermedio K1 está conectado a la fuente de la fuente del.MOSFET.
Circuito de retención MOSFET, cuando A proporciona una señal de disparo baja, en este momento el conjunto de chip integrado de base de tiempo dual NE556, chip integrado de base de tiempo dual NE556 pin 5 salida de alto nivel, nivel alto en la entrada de fase positiva del comparador de voltaje, el negativo entrada de fase del comparador de voltaje por la resistencia R4 y el diodo D1 para proporcionar un voltaje de referencia, en este momento, el nivel alto de salida del comparador de voltaje, el nivel alto para hacer que el triodo VD1 conduzca, la corriente fluye desde el colector del triodo VD1 carga el condensador C4 a través del diodo D2 y, al mismo tiempo, el MOSFET Q1 conduce, en este momento, la bobina del relé intermedio K1 se absorbe y el contacto normalmente cerrado del relé intermedio K1 K 1-1 se desconecta, y después del intermedio El relé K1 normalmente cerrado, el contacto K 1-1 está desconectado, la fuente de alimentación de CC a los pies 1 y 2 del chip integrado de base de tiempo dual NE556 proporciona que el voltaje de suministro se almacena hasta que el voltaje en el pin 1 y el pin 2 del El chip integrado de base de tiempo NE556 se carga a 2/3 del voltaje de suministro, el chip integrado de base de tiempo dual NE556 se reinicia automáticamente y el pin 5 del chip integrado de base de tiempo dual NE556 se restaura automáticamente a un nivel bajo y el Los circuitos posteriores no funcionan, mientras que en este momento, el condensador C4 se descarga para mantener la conducción del MOSFET Q1 hasta el final de la descarga de la capacitancia C4 y la liberación de la bobina del relé intermedio K1, el contacto normalmente cerrado del relé intermedio K1 K 11 está cerrado, en este momento El tiempo a través del relé intermedio cerrado K1 contacto normalmente cerrado K 1-1 será el chip integrado de base de tiempo dual NE556 1 pie y 2 pies de liberación de voltaje, para la próxima vez al chip integrado de base de tiempo dual NE556 pin 6 para proporcionar un bajo Señal de disparo para preparar el chip integrado NE556 de base de tiempo dual.
La estructura del circuito de esta aplicación es simple y novedosa, cuando el chip integrado de base de tiempo dual NE556 pin 1 y pin 2 se cargan a 2/3 del voltaje de suministro, el chip integrado de base de tiempo dual NE556 se puede restablecer automáticamente, el chip integrado de base de tiempo dual NE556 pin 5 regresa automáticamente a un nivel bajo, de modo que los circuitos posteriores no funcionan, para detener automáticamente la carga del capacitor C4, y después de detener la carga del capacitor C4 mantenida por el MOSFET Q1 conductor, esta aplicación puede mantener continuamenteMOSFETQ1 conductivo durante 3 segundos.
Incluye resistencias R1-R6, condensadores electrolíticos C1-C3, condensador C4, transistor PNP VD1, diodos D1-D2, relé intermedio K1, comparador de voltaje, chip integrado de base de tiempo dual NE556 y MOSFET Q1, pin 6 de la base de tiempo dual integrada. El chip NE556 se utiliza como entrada de señal y un extremo de la resistencia R1 está conectado al pin 14 del chip integrado de base de tiempo dual NE556, a la resistencia R2, al pin 14 del chip integrado de base de tiempo dual NE556 y al pin 14 del chip de tiempo dual. chip integrado de base NE556, y la resistencia R2 está conectada al pin 14 del chip integrado de base de tiempo dual NE556. pin 14 del chip integrado de base de tiempo dual NE556, un extremo de la resistencia R2, un extremo de la resistencia R4, transistor PNP
¿Qué tipo de principio de funcionamiento?
Cuando A proporciona una señal de disparo baja, entonces el conjunto de chip integrado de base de doble tiempo NE556, el chip integrado de base de doble tiempo NE556 pin 5 produce un nivel alto, un nivel alto en la entrada de fase positiva del comparador de voltaje, la entrada de fase negativa del comparador de voltaje por la resistencia R4 y el diodo D1 para proporcionar el voltaje de referencia, esta vez, el nivel alto de salida del comparador de voltaje, el nivel alto de conducción del transistor VD1, la corriente fluye desde el colector del transistor VD1 a través del diodo D2 a el condensador C4 carga, en este momento, la succión de la bobina del relé intermedio K1, la succión de la bobina del relé intermedio K1. La corriente que fluye desde el colector del transistor VD1 se carga al condensador C4 a través del diodo D2 y, al mismo tiempo,MOSFETQ1 conduce, en este momento, se succiona la bobina del relé intermedio K1, y el contacto normalmente cerrado K 1-1 del relé intermedio K1 se desconecta, y después de que se desconecta el contacto normalmente cerrado K 1-1 del relé intermedio K1, la alimentación El voltaje de suministro proporcionado por la fuente de alimentación de CC a 1 y 2 pies del chip integrado de base de tiempo dual NE556 se almacena hasta que Cuando el voltaje en el pin 1 y el pin 2 del chip integrado de base de tiempo dual NE556 se carga a 2/3 de El voltaje de suministro, el chip integrado de base de doble tiempo NE556 se reinicia automáticamente y el pin 5 del chip integrado de base de doble tiempo NE556 se restaura automáticamente a un nivel bajo, y los circuitos posteriores no funcionan, y en este momento, el El condensador C4 se descarga para mantener la conducción del MOSFET Q1 hasta el final de la descarga del condensador C4, se libera la bobina del relé intermedio K1 y se desconecta el contacto normalmente cerrado K 1-1 del relé intermedio K1. Relé K1 contacto normalmente cerrado K 1-1 cerrado, esta vez a través del relé intermedio cerrado K1 contacto normalmente cerrado K 1-1 será el chip integrado de base de doble tiempo NE556 1 pie y 2 pies en la liberación de voltaje, para la próxima vez el chip integrado de base de tiempo dual NE556 pin 6 para proporcionar una señal de disparo para establecer un nivel bajo, a fin de hacer preparativos para el conjunto de chip integrado de base de tiempo dual NE556.
Hora de publicación: 19-abr-2024
