Comprenda MOSFET en un artículo

Los dispositivos semiconductores de potencia se utilizan ampliamente en la industria, el consumo, el ejército y otros campos, y tienen una alta posición estratégica. Echemos un vistazo a la imagen general de los dispositivos de energía a partir de una imagen:

Clasificación de dispositivos de energía.

Los dispositivos semiconductores de potencia se pueden dividir en tipo completo, tipo semicontrolado y tipo no controlable según el grado de control de las señales del circuito. O de acuerdo con las propiedades de la señal del circuito impulsor, se puede dividir en tipo impulsado por voltaje, tipo impulsado por corriente, etc.

Clasificación	tipo	Dispositivos semiconductores de potencia específicos
Controlabilidad de señales eléctricas.	Tipo semicontrolado	RCS
	control total	GTO, GTR, MOSFET, IGBT
	Incontrolable	Diodo de potencia
Propiedades de las señales de conducción	Tipo impulsado por voltaje	IGBT, MOSFET, SITH
Propiedades de las señales de conducción	Tipo impulsado por corriente	SCR, GTO, GTR
Forma de onda de señal efectiva	Tipo de disparador de pulso	SCR、GTO
Forma de onda de señal efectiva	Tipo de control electrónico	GTR, MOSFET, IGBT
Situaciones en las que participan electrones portadores de corriente.	dispositivo bipolar	Diodo de potencia, SCR, GTO, GTR, BSIT, BJT
	Dispositivo unipolar	MOSFET、SENTARSE
	Dispositivo compuesto	MCT, IGBT, SITH e IGCT

Los diferentes dispositivos semiconductores de potencia tienen diferentes características, como voltaje, capacidad de corriente, capacidad de impedancia y tamaño. En el uso real, es necesario seleccionar los dispositivos adecuados según los diferentes campos y necesidades.

Diferentes características de diferentes dispositivos semiconductores de potencia.

La industria de los semiconductores ha pasado por tres generaciones de cambios materiales desde su nacimiento. Hasta ahora, el primer material semiconductor, el Si, se sigue utilizando principalmente en el campo de los dispositivos semiconductores de potencia.

Material semiconductor		banda prohibida (eV)	Punto de fusión (K)	aplicación principal
Materiales semiconductores de primera generación.	Ge	1.1	1221	Transistores de baja tensión, baja frecuencia, media potencia, fotodetectores.
Materiales semiconductores de segunda generación.	Si	0,7	1687
Materiales semiconductores de tercera generación.	GaAs	1.4	1511	Microondas, dispositivos de ondas milimétricas, dispositivos emisores de luz.
	Sic	3.05	2826	1. Dispositivos de alta potencia resistentes a la radiación, alta temperatura y alta frecuencia 2. Diodos emisores de luz azules, de grado y violeta, láseres semiconductores
	GaN	3.4	1973
	AIN	6.2	2470
	C	5.5	>3800
	Zno	3.37	2248

Resuma las características de los dispositivos de potencia semicontrolados y totalmente controlados:

Tipo de dispositivo	RCS	GTR	MOSFET	IGBT
Tipo de control	Disparador de pulso	control actual	control de voltaje	centro de cine
línea de autoapagado	Apagado de conmutación	dispositivo de autoapagado	dispositivo de autoapagado	dispositivo de autoapagado
frecuencia de trabajo	<1khz	<30khz	20khz-Mhz	<40khz
poder de conducción	pequeño	grande	pequeño	pequeño
pérdidas de conmutación	grande	grande	grande	grande
pérdida de conducción	pequeño	pequeño	grande	pequeño
Nivel de tensión y corriente.	最大	grande	mínimo	más
Aplicaciones típicas	Calentamiento por inducción de media frecuencia.	Convertidor de frecuencia SAI	fuente de alimentación conmutada	Convertidor de frecuencia SAI
precio	más bajo	más bajo	en el centro	el mas caro
efecto de modulación de conductancia	tener	tener	ninguno	tener

Conozca los MOSFET

MOSFET tiene alta impedancia de entrada, bajo ruido y buena estabilidad térmica; tiene un proceso de fabricación sencillo y una fuerte radiación, por lo que suele utilizarse en circuitos amplificadores o circuitos de conmutación;

(1) Parámetros de selección principales: voltaje de fuente de drenaje VDS (voltaje soportado), corriente de fuga continua ID, resistencia de encendido RDS (encendido), capacitancia de entrada Ciss (capacitancia de unión), factor de calidad FOM = Ron * Qg, etc.

(2) Según diferentes procesos, se divide en TrenchMOS: MOSFET de trinchera, principalmente en el campo de bajo voltaje dentro de 100 V; SGT (Split Gate) MOSFET: MOSFET de puerta dividida, principalmente en el campo de media y baja tensión dentro de 200V; SJ MOSFET: MOSFET de súper unión, principalmente en el campo de alto voltaje 600-800V;

En una fuente de alimentación conmutada, como un circuito de drenaje abierto, el drenaje está conectado intacto a la carga, lo que se denomina drenaje abierto. En un circuito de drenaje abierto, no importa qué tan alto sea el voltaje que esté conectada la carga, la corriente de carga se puede encender y apagar. Es un dispositivo de conmutación analógico ideal. Este es el principio del MOSFET como dispositivo de conmutación.

En términos de cuota de mercado, casi todos los MOSFET están concentrados en manos de los principales fabricantes internacionales. Entre ellos, Infineon adquirió IR (American International Rectifier Company) en 2015 y se convirtió en líder de la industria. ON Semiconductor también completó la adquisición de Fairchild Semiconductor en septiembre de 2016. , la participación de mercado saltó al segundo lugar, y luego las clasificaciones de ventas fueron Renesas, Toshiba, IWC, ST, Vishay, Anshi, Magna, etc.;

Las principales marcas de MOSFET se dividen en varias series: americanas, japonesas y coreanas.

Series americanas: Infineon, IR, Fairchild, ON Semiconductor, ST, TI, PI, AOS, etc.;

Japonés: Toshiba, Renesas, ROHM, etc.;

Series coreanas: Magna, KEC, AUK, Morina Hiroshi, Shinan, KIA

Categorías de paquetes MOSFET

Según la forma en que se instala en la placa PCB, existen dos tipos principales de paquetes MOSFET: enchufables (Through Hole) y de montaje en superficie (Surface Mount).

El tipo enchufable significa que las clavijas del MOSFET pasan a través de los orificios de montaje de la placa PCB y están soldadas a la placa PCB. Los paquetes de complementos comunes incluyen: paquete dual en línea (DIP), paquete de contorno de transistor (TO) y paquete de matriz de rejilla de pines (PGA).

Embalaje enchufable

El montaje en superficie es donde los pines MOSFET y la brida de disipación de calor se sueldan a las almohadillas en la superficie de la placa PCB. Los paquetes típicos de montaje en superficie incluyen: contorno de transistor (D-PAK), transistor de contorno pequeño (SOT), paquete de contorno pequeño (SOP), paquete plano cuádruple (QFP), portador de chip con terminales de plástico (PLCC), etc.

paquete de montaje en superficie

Con el desarrollo de la tecnología, las placas PCB, como las placas base y las tarjetas gráficas, utilizan cada vez menos embalajes de conexión directa y se utilizan más embalajes de montaje en superficie.

1. Paquete dual en línea (DIP)

El paquete DIP tiene dos filas de pines y debe insertarse en un zócalo de chip con estructura DIP. Su método de derivación es SDIP (Shrink DIP), que es un paquete retráctil doble en línea. La densidad de pines es 6 veces mayor que la de DIP.

Las formas de estructura de empaque DIP incluyen: DIP doble en línea de cerámica multicapa, DIP doble en línea de cerámica de una sola capa, DIP con marco de plomo (incluido el tipo de sellado de vitrocerámica, tipo de estructura de encapsulación de plástico, encapsulación de vidrio cerámico de bajo punto de fusión tipo), etc. La característica del embalaje DIP es que puede realizar fácilmente la soldadura a través de orificios de placas PCB y tiene buena compatibilidad con la placa base.

Sin embargo, debido a que su área de embalaje y espesor son relativamente grandes y las clavijas se dañan fácilmente durante el proceso de conexión y desconexión, la confiabilidad es deficiente. Al mismo tiempo, debido a la influencia del proceso, el número de pines generalmente no excede los 100. Por lo tanto, en el proceso de alta integración de la industria electrónica, el empaque DIP se ha ido retirando gradualmente del escenario de la historia.

2. Paquete de esquema de transistores (TO)

Las primeras especificaciones de empaque, como TO-3P, TO-247, TO-92, TO-92L, TO-220, TO-220F, TO-251, etc., son todos diseños de empaque enchufables.

TO-3P/247: Es una forma de embalaje comúnmente utilizada para MOSFET de voltaje medio-alto y alta corriente. El producto tiene las características de alto voltaje soportado y fuerte resistencia a averías.

TO-220/220F: TO-220F es un paquete completamente de plástico y no es necesario agregar una almohadilla aislante al instalarlo en un radiador; TO-220 tiene una lámina de metal conectada al pasador central y se requiere una almohadilla aislante al instalar el radiador. Los MOSFET de estos dos estilos de paquete tienen apariencia similar y se pueden usar indistintamente.

TO-251: Este producto envasado se utiliza principalmente para reducir costos y reducir el tamaño del producto. Se utiliza principalmente en entornos con voltaje medio y alta corriente por debajo de 60 A y alto voltaje por debajo de 7 N.

TO-92: Este paquete solo se utiliza para MOSFET de bajo voltaje (corriente inferior a 10 A, voltaje soportado inferior a 60 V) y 1N60/65 de alto voltaje, para reducir costos.

En los últimos años, debido al alto coste de soldadura del proceso de embalaje enchufable y al inferior rendimiento de disipación de calor de los productos tipo parche, la demanda en el mercado de montaje en superficie ha seguido aumentando, lo que también ha llevado al desarrollo del embalaje TO. en el embalaje de montaje en superficie.

TO-252 (también llamado D-PAK) y TO-263 (D2PAK) son paquetes de montaje en superficie.

PARA empaquetar la apariencia del producto

TO252/D-PAK es un paquete de chips de plástico que se utiliza comúnmente para empaquetar transistores de potencia y chips estabilizadores de voltaje. Es uno de los paquetes principales actuales. El MOSFET que utiliza este método de empaquetado tiene tres electrodos, compuerta (G), drenaje (D) y fuente (S). El pasador de drenaje (D) está cortado y no se utiliza. En cambio, el disipador de calor en la parte posterior se utiliza como drenaje (D), que está soldado directamente a la PCB. Por un lado, se utiliza para generar grandes corrientes y, por otro lado, disipa el calor a través de la PCB. Por lo tanto, hay tres almohadillas D-PAK en la PCB y la almohadilla de drenaje (D) es más grande. Sus especificaciones de embalaje son las siguientes:

Especificaciones de tamaño del paquete TO-252/D-PAK

TO-263 es una variante de TO-220. Está diseñado principalmente para mejorar la eficiencia de producción y la disipación de calor. Soporta corriente y voltaje extremadamente altos. Es más común en MOSFET de media tensión y alta corriente por debajo de 150 A y por encima de 30 V. Además de D2PAK (TO-263AB), también incluye TO263-2, TO263-3, TO263-5, TO263-7 y otros estilos, que están subordinados a TO-263, principalmente debido al diferente número y distancia de pines. .

Especificaciones de tamaño del paquete TO-263/D2PAK

Especificación del tamaño del paquete TO-263/D2PAKs

3. Paquete de matriz de cuadrícula de pines (PGA)

Hay varios pines de matriz cuadrada dentro y fuera del chip PGA (Paquete de matriz de cuadrícula de pines). Cada pin de matriz cuadrada está dispuesto a una cierta distancia alrededor del chip. Dependiendo del número de alfileres, se pueden formar de 2 a 5 círculos. Durante la instalación, simplemente inserte el chip en el zócalo PGA especial. Tiene las ventajas de una fácil conexión y desconexión y una alta confiabilidad, y puede adaptarse a frecuencias más altas.

Estilo de paquete PGA

La mayoría de sus sustratos de chips están hechos de material cerámico y algunos utilizan resina plástica especial como sustrato. En términos de tecnología, la distancia entre centros de pines suele ser de 2,54 mm y el número de pines oscila entre 64 y 447. La característica de este tipo de embalaje es que cuanto menor es el área de embalaje (volumen), menor es el consumo de energía (rendimiento). ) puede resistir, y viceversa. Este estilo de empaquetado de chips era más común en los primeros días y se usaba principalmente para empaquetar productos de alto consumo de energía, como CPU. Por ejemplo, Intel 80486 y Pentium utilizan este estilo de empaquetado; no es ampliamente adoptado por los fabricantes de MOSFET.

4. Paquete de transistores de contorno pequeño (SOT)

SOT (Small Out-Line Transistor) es un paquete de transistores de potencia pequeños de tipo parche, que incluye principalmente SOT23, SOT89, SOT143, SOT25 (es decir, SOT23-5), etc. SOT323, SOT363/SOT26 (es decir, SOT23-6) y otros tipos son derivados, que son más pequeños en tamaño que los paquetes TO.

Tipo de paquete SOT

SOT23 es un paquete de transistores de uso común con tres pines en forma de ala, a saber, colector, emisor y base, que se encuentran en ambos lados del lado largo del componente. Entre ellos, el emisor y la base están del mismo lado. Son comunes en transistores de baja potencia, transistores de efecto de campo y transistores compuestos con redes de resistencias. Tienen buena resistencia pero poca soldabilidad. La apariencia se muestra en la Figura (a) a continuación.

SOT89 tiene tres pines cortos distribuidos en un lado del transistor. El otro lado es un disipador de calor de metal conectado a la base para aumentar la capacidad de disipación de calor. Es común en los transistores de montaje superficial de potencia de silicio y es adecuado para aplicaciones de mayor potencia. La apariencia se muestra en la Figura (b) a continuación.

SOT143 tiene cuatro pasadores cortos en forma de alas que salen por ambos lados. El extremo más ancho del pasador es el colector. Este tipo de paquete es común en los transistores de alta frecuencia y su apariencia se muestra en la Figura (c) a continuación.

SOT252 es un transistor de alta potencia con tres pines que van desde un lado, y el pin del medio es más corto y es el colector. Conéctelo al pin más grande en el otro extremo, que es una lámina de cobre para disipar el calor, y su apariencia es como se muestra en la Figura (d) a continuación.

Comparación de apariencia de paquetes SOT comunes

El MOSFET SOT-89 de cuatro terminales se usa comúnmente en placas base. Sus especificaciones y dimensiones son las siguientes:

Especificaciones de tamaño de MOSFET SOT-89 (unidad: mm)

5. Paquete de esquema pequeño (SOP)

SOP (Small Out-Line Package) es uno de los paquetes de montaje en superficie, también llamado SOL o DFP. Los alfileres se extraen de ambos lados del paquete en forma de ala de gaviota (forma de L). Los materiales son plástico y cerámica. Los estándares de empaquetado SOP incluyen SOP-8, SOP-16, SOP-20, SOP-28, etc. El número después de SOP indica la cantidad de pines. La mayoría de los paquetes MOSFET SOP adoptan las especificaciones SOP-8. La industria a menudo omite la "P" y la abrevia como SO (Small Out-Line).

Tamaño del paquete SOP-8

SO-8 fue desarrollado por primera vez por PHILIP Company. Está empaquetado en plástico, no tiene placa inferior de disipación de calor y tiene mala disipación de calor. Generalmente se utiliza para MOSFET de baja potencia. Más tarde, se derivaron gradualmente especificaciones estándar como TSOP (paquete de contorno pequeño y delgado), VSOP (paquete de contorno muy pequeño), SSOP (SOP de contracción), TSSOP (SOP de contracción delgada), etc. entre ellos, TSOP y TSSOP se utilizan comúnmente en envases MOSFET.

Especificaciones derivadas de SOP comúnmente utilizadas para MOSFET

6. Paquete cuádruple plano (QFP)

La distancia entre los pines del chip en el paquete QFP (Plastic Quad Flat Package) es muy pequeña y los pines son muy delgados. Generalmente se usa en circuitos integrados a gran escala o ultragrandes, y la cantidad de pines generalmente es superior a 100. Los chips empaquetados de esta forma deben usar tecnología de montaje superficial SMT para soldar el chip a la placa base. Este método de empaquetado tiene cuatro características principales: ① Es adecuado para la tecnología de montaje en superficie SMD para instalar cableado en placas de circuito PCB; ② Es adecuado para uso de alta frecuencia; ③ Es fácil de operar y tiene alta confiabilidad; ④ La relación entre el área del chip y el área del empaque es pequeña. Al igual que el método de embalaje PGA, este método de embalaje envuelve el chip en un paquete de plástico y no puede disipar el calor generado cuando el chip está funcionando de manera oportuna. Restringe la mejora del rendimiento del MOSFET; y el propio embalaje de plástico aumenta el tamaño del dispositivo, lo que no cumple con los requisitos para el desarrollo de semiconductores en la dirección de ser livianos, delgados, cortos y pequeños. Además, este tipo de método de envasado se basa en un único chip, lo que presenta los problemas de una baja eficiencia de producción y un alto coste de envasado. Por lo tanto, QFP es más adecuado para su uso en circuitos LSI de lógica digital, como microprocesadores/conjuntos de puertas, y también es adecuado para empaquetar productos de circuitos LSI analógicos, como procesamiento de señales VTR y procesamiento de señales de audio.

7、Paquete plano cuádruple sin cables (QFN)

El paquete QFN (paquete cuádruple plano sin plomo) está equipado con contactos de electrodos en los cuatro lados. Como no hay cables, el área de montaje es más pequeña que QFP y la altura es menor que QFP. Entre ellos, el QFN de cerámica también se denomina LCC (portadores de chips sin plomo), y el QFN de plástico de bajo costo que utiliza un material base de sustrato impreso con resina epoxi de vidrio se llama plástico LCC, PCLC, P-LCC, etc. Es un empaque de chip de montaje en superficie emergente. Tecnología con tamaño de almohadilla pequeño, volumen pequeño y plástico como material de sellado. QFN se utiliza principalmente para empaquetar circuitos integrados y no se utilizará MOSFET. Sin embargo, debido a que Intel propuso un controlador integrado y una solución MOSFET, lanzó DrMOS en un paquete QFN-56 ("56" se refiere a los 56 pines de conexión en la parte posterior del chip).

Cabe señalar que el paquete QFN tiene la misma configuración de cables externos que el paquete ultradelgado de contorno pequeño (TSSOP), pero su tamaño es un 62 % más pequeño que el TSSOP. Según los datos del modelado QFN, su rendimiento térmico es un 55 % superior al del embalaje TSSOP, y su rendimiento eléctrico (inductancia y capacitancia) es un 60 % y un 30 % superior al del embalaje TSSOP, respectivamente. La mayor desventaja es que es difícil de reparar.

DrMOS en paquete QFN-56

Las fuentes de alimentación conmutadas reductoras CC/CC discretas tradicionales no pueden cumplir con los requisitos de una mayor densidad de potencia, ni pueden resolver el problema de los efectos parásitos de los parámetros en altas frecuencias de conmutación. Con la innovación y el progreso de la tecnología, se ha hecho realidad la integración de controladores y MOSFET para construir módulos de múltiples chips. Este método de integración puede ahorrar un espacio considerable y aumentar la densidad del consumo de energía. Gracias a la optimización de controladores y MOSFET, se ha convertido en una realidad. Eficiencia energética y corriente CC de alta calidad: este es el controlador IC integrado DrMOS.

Renesas DrMOS de segunda generación

El paquete sin cables QFN-56 hace que la impedancia térmica DrMOS sea muy baja; Con la unión de cables internos y el diseño de clip de cobre, se puede minimizar el cableado externo de la PCB, reduciendo así la inductancia y la resistencia. Además, el proceso MOSFET de silicio de canal profundo utilizado también puede reducir significativamente las pérdidas de conducción, conmutación y carga de puerta; es compatible con una variedad de controladores, puede lograr diferentes modos de funcionamiento y admite el modo de conversión de fase activa APS (conmutación automática de fase). Además del empaquetado QFN, el empaquetado plano bilateral sin plomo (DFN) también es un nuevo proceso de empaquetado electrónico que se ha utilizado ampliamente en varios componentes de ON Semiconductor. En comparación con QFN, DFN tiene menos electrodos de salida en ambos lados.

8. Portador de chips con plomo de plástico (PLCC)

PLCC (Paquete plano cuádruple de plástico) tiene forma cuadrada y es mucho más pequeño que el paquete DIP. Tiene 32 alfileres con alfileres por todas partes. Los pasadores salen de los cuatro lados del paquete en forma de T. Es un producto de plástico. La distancia entre centros de los pasadores es de 1,27 mm y el número de pasadores varía de 18 a 84. Los pasadores en forma de J no se deforman fácilmente y son más fáciles de operar que los QFP, pero la inspección de la apariencia después de la soldadura es más difícil. El embalaje PLCC es adecuado para instalar cableado en PCB utilizando tecnología de montaje en superficie SMT. Tiene las ventajas de tamaño pequeño y alta confiabilidad. El empaquetado PLCC es relativamente común y se utiliza en lógica LSI, DLD (o dispositivo lógico de programa) y otros circuitos. Esta forma de empaquetado se utiliza a menudo en la BIOS de la placa base, pero actualmente es menos común en los MOSFET.

Encapsulación y mejora para empresas convencionales.

Debido a la tendencia de desarrollo de bajo voltaje y alta corriente en las CPU, se requiere que los MOSFET tengan una gran corriente de salida, baja resistencia de encendido, baja generación de calor, rápida disipación de calor y tamaño pequeño. Además de mejorar la tecnología y los procesos de producción de chips, los fabricantes de MOSFET también continúan mejorando la tecnología de embalaje. Sobre la base de la compatibilidad con las especificaciones de apariencia estándar, proponen nuevas formas de empaque y registran nombres comerciales para los nuevos empaques que desarrollan.

1. Paquetes RENESAS WPAK, LFPAK y LFPAK-I

WPAK es un paquete de alta radiación térmica desarrollado por Renesas. Al imitar el paquete D-PAK, el disipador de calor del chip se suelda a la placa base y el calor se disipa a través de la placa base, de modo que el pequeño paquete WPAK también puede alcanzar la corriente de salida del D-PAK. WPAK-D2 incluye dos MOSFET alto/bajo para reducir la inductancia del cableado.

Tamaño del paquete Renesas WPAK

LFPAK y LFPAK-I son otros dos paquetes de factor de forma pequeño desarrollados por Renesas que son compatibles con SO-8. LFPAK es similar a D-PAK, pero más pequeño que D-PAK. LFPAK-i coloca el disipador de calor hacia arriba para disipar el calor a través del disipador de calor.

Paquetes Renesas LFPAK y LFPAK-I

2. Embalaje Vishay Power-PAK y Polar-PAK

Power-PAK es el nombre del paquete MOSFET registrado por Vishay Corporation. Power-PAK incluye dos especificaciones: Power-PAK1212-8 y Power-PAK SO-8.

Paquete Vishay Power-PAK1212-8

Paquete Vishay Power-PAK SO-8

Polar PAK es un paquete pequeño con disipación de calor por ambos lados y es una de las principales tecnologías de embalaje de Vishay. Polar PAK es el mismo que el paquete SO-8 normal. Tiene puntos de disipación en los lados superior e inferior del paquete. No es fácil acumular calor dentro del paquete y puede aumentar la densidad de corriente de funcionamiento al doble que la del SO-8. Actualmente, Vishay ha otorgado la licencia de la tecnología Polar PAK a STMicroelectronics.

Paquete Vishay Polar PAK

3. Paquetes de cables planos Onsemi SO-8 y WDFN8

ON Semiconductor ha desarrollado dos tipos de MOSFET de cable plano, entre los cuales muchas placas utilizan los de cable plano compatibles con SO-8. Los MOSFET de potencia NVMx y NVTx recientemente lanzados por ON Semiconductor utilizan paquetes compactos DFN5 (SO-8FL) y WDFN8 para minimizar las pérdidas de conducción. También presenta QG y capacitancia bajos para minimizar las pérdidas del controlador.

Paquete de cables planos SO-8 de ON Semiconductor

Paquete ON Semiconductor WDFN8

4. Embalaje NXP LFPAK y QLPAK

NXP (anteriormente Philps) ha mejorado la tecnología de envasado de SO-8 en LFPAK y QLPAK. Entre ellos, LFPAK se considera el paquete de energía SO-8 más confiable del mundo; mientras que QLPAK tiene las características de tamaño pequeño y mayor eficiencia de disipación de calor. En comparación con el SO-8 ordinario, QLPAK ocupa un área de placa PCB de 6*5 mm y tiene una resistencia térmica de 1,5 k/W.

Paquete NXP LFPAK

Embalaje NXP QLPAK

4. Paquete ST Semiconductor PowerSO-8

Las tecnologías de empaquetado de chips MOSFET de potencia de STMicroelectronics incluyen SO-8, PowerSO-8, PowerFLAT, DirectFET, PolarPAK, etc. Entre ellas, Power SO-8 es una versión mejorada de SO-8. Además, existen PowerSO-10, PowerSO-20, TO-220FP, H2PAK-2 y otros paquetes.

Paquete STMicroelectronics Power SO-8

5. Paquete Fairchild Semiconductor Power 56

Power 56 es el nombre exclusivo de Farichild y su nombre oficial es DFN5×6. Su área de empaque es comparable a la del TSOP-8 de uso común, y el paquete delgado ahorra altura libre de componentes y el diseño de almohadilla térmica en la parte inferior reduce la resistencia térmica. Por lo tanto, muchos fabricantes de dispositivos de potencia han implementado DFN5×6.

Paquete Fairchild Power 56

6. Paquete FET directo del rectificador internacional (IR)

Direct FET proporciona refrigeración superior eficiente en un espacio SO-8 o más pequeño y es adecuado para aplicaciones de conversión de energía AC-DC y DC-DC en computadoras, portátiles, telecomunicaciones y equipos de electrónica de consumo. La construcción de lata de metal de DirectFET proporciona disipación de calor de doble cara, duplicando efectivamente las capacidades de manejo de corriente de los convertidores reductores CC-CC de alta frecuencia en comparación con los paquetes discretos de plástico estándar. El paquete Direct FET es del tipo de montaje inverso, con el disipador de calor de drenaje (D) hacia arriba y cubierto con una carcasa metálica, a través de la cual se disipa el calor. El embalaje FET directo mejora enormemente la disipación de calor y ocupa menos espacio con una buena disipación de calor.

Resumir

En el futuro, a medida que la industria de fabricación electrónica continúe desarrollándose hacia lo ultradelgado, la miniaturización, el bajo voltaje y la alta corriente, la apariencia y la estructura del empaque interno de los MOSFET también cambiarán para adaptarse mejor a las necesidades de desarrollo de la industria manufacturera. industria. Además, para reducir el umbral de selección de los fabricantes de productos electrónicos, la tendencia del desarrollo de MOSFET hacia la modularización y el empaquetado a nivel de sistema será cada vez más obvia, y los productos se desarrollarán de manera coordinada desde múltiples dimensiones, como el rendimiento y el costo. . El paquete es uno de los factores de referencia importantes para la selección de MOSFET. Los diferentes productos electrónicos tienen diferentes requisitos eléctricos y los diferentes entornos de instalación también requieren que se cumplan especificaciones de tamaño coincidentes. En la selección real, la decisión debe tomarse de acuerdo con las necesidades reales según el principio general. Algunos sistemas electrónicos están limitados por el tamaño de la PCB y la altura interna. Por ejemplo, las fuentes de alimentación de módulos de sistemas de comunicación suelen utilizar paquetes DFN5*6 y DFN3*3 debido a restricciones de altura; En algunas fuentes de alimentación ACDC, los diseños ultradelgados o debido a las limitaciones de la carcasa son adecuados para ensamblar MOSFET de potencia empaquetados TO220. En este momento, los pasadores se pueden insertar directamente en la raíz, lo que no es adecuado para productos empaquetados TO247; Algunos diseños ultrafinos requieren que los pines del dispositivo se doblen y queden planos, lo que aumentará la complejidad de la selección de MOSFET.

Cómo elegir MOSFET

Un ingeniero me dijo una vez que nunca miraba la primera página de una hoja de datos de MOSFET porque la información "práctica" solo aparecía en la segunda página y más allá. Prácticamente todas las páginas de una hoja de datos MOSFET contienen información valiosa para los diseñadores. Pero no siempre está claro cómo interpretar los datos proporcionados por los fabricantes.

Este artículo describe algunas de las especificaciones clave de los MOSFET, cómo se indican en la hoja de datos y la imagen clara que necesita para comprenderlas. Como la mayoría de los dispositivos electrónicos, los MOSFET se ven afectados por la temperatura de funcionamiento. Por eso es importante comprender las condiciones de prueba bajo las cuales se aplican los indicadores mencionados. También es fundamental comprender si los indicadores que ve en la "Introducción del producto" son valores "máximos" o "típicos", porque algunas hojas de datos no lo dejan claro.

Grado de voltaje

La característica principal que determina un MOSFET es su voltaje de fuente de drenaje VDS, o "voltaje de ruptura de fuente de drenaje", que es el voltaje más alto que el MOSFET puede soportar sin sufrir daños cuando la puerta tiene un cortocircuito con la fuente y la corriente de drenaje. es 250μA. . El VDS también se denomina "voltaje máximo absoluto a 25 °C", pero es importante recordar que este voltaje absoluto depende de la temperatura y, por lo general, hay un "coeficiente de temperatura VDS" en la hoja de datos. También debe comprender que el VDS máximo es el voltaje de CC más los picos y ondulaciones de voltaje que puedan estar presentes en el circuito. Por ejemplo, si utiliza un dispositivo de 30 V con una fuente de alimentación de 30 V con un pico de 100 mV y 5 ns, el voltaje excederá el límite máximo absoluto del dispositivo y el dispositivo puede entrar en modo de avalancha. En este caso, no se puede garantizar la fiabilidad del MOSFET. A altas temperaturas, el coeficiente de temperatura puede cambiar significativamente el voltaje de ruptura. Por ejemplo, algunos MOSFET de canal N con una tensión nominal de 600 V tienen un coeficiente de temperatura positivo. A medida que se acercan a su temperatura máxima de unión, el coeficiente de temperatura hace que estos MOSFET se comporten como MOSFET de 650 V. Las reglas de diseño de muchos usuarios de MOSFET requieren un factor de reducción del 10% al 20%. En algunos diseños, considerando que el voltaje de ruptura real es entre un 5 % y un 10 % mayor que el valor nominal a 25 °C, se agregará un margen de diseño útil correspondiente al diseño real, lo cual es muy beneficioso para el diseño. Igualmente importante para la selección correcta de MOSFET es comprender el papel del voltaje puerta-fuente VGS durante el proceso de conducción. Este voltaje es el voltaje que garantiza la conducción total del MOSFET bajo una condición máxima dada de RDS (encendido). Es por eso que la resistencia de encendido siempre está relacionada con el nivel VGS, y solo a este voltaje se puede encender el dispositivo. Una consecuencia de diseño importante es que no se puede encender completamente el MOSFET con un voltaje inferior al VGS mínimo utilizado para lograr la clasificación RDS (encendido). Por ejemplo, para encender completamente un MOSFET con un microcontrolador de 3,3 V, debe poder encender el MOSFET a VGS=2,5 V o menos.

Resistencia, carga de entrada y "figura de mérito"

La resistencia de un MOSFET siempre se determina en uno o más voltajes de puerta a fuente. El límite máximo de RDS (activado) puede ser entre un 20 % y un 50 % mayor que el valor típico. El límite máximo de RDS(on) normalmente se refiere al valor a una temperatura de unión de 25°C. A temperaturas más altas, RDS(on) puede aumentar entre un 30% y un 150%, como se muestra en la Figura 1. Dado que RDS(on) cambia con la temperatura y no se puede garantizar el valor mínimo de resistencia, no es posible detectar corriente basándose en RDS(on). un método muy preciso.

Figura 1 El RDS (encendido) aumenta con la temperatura en el rango del 30 % al 150 % de la temperatura máxima de funcionamiento

La resistencia activa es muy importante para los MOSFET de canal N y P. En fuentes de alimentación conmutadas, Qg es un criterio de selección clave para los MOSFET de canal N utilizados en fuentes de alimentación conmutadas porque Qg afecta las pérdidas de conmutación. Estas pérdidas tienen dos efectos: uno es el tiempo de conmutación que afecta al encendido y apagado del MOSFET; la otra es la energía necesaria para cargar la capacitancia de la puerta durante cada proceso de conmutación. Una cosa a tener en cuenta es que Qg depende del voltaje de la fuente de la puerta, incluso si el uso de un Vgs más bajo reduce las pérdidas de conmutación. Como forma rápida de comparar los MOSFET destinados a su uso en aplicaciones de conmutación, los diseñadores suelen utilizar una fórmula singular que consiste en RDS(on) para las pérdidas de conducción y Qg para las pérdidas de conmutación: RDS(on)xQg. Esta "figura de mérito" (FOM) resume el rendimiento del dispositivo y permite comparar los MOSFET en términos de valores típicos o máximos. Para garantizar una comparación precisa entre dispositivos, debe asegurarse de que se utilice el mismo VGS para RDS(on) y Qg, y que los valores típicos y máximos no se mezclen en la publicación. Un FOM más bajo le brindará un mejor rendimiento al cambiar de aplicación, pero no está garantizado. Los mejores resultados de comparación solo se pueden obtener en un circuito real y, en algunos casos, es posible que sea necesario ajustar el circuito para cada MOSFET. Disipación de potencia y corriente nominal, según diferentes condiciones de prueba, la mayoría de los MOSFET tienen una o más corrientes de drenaje continuas en la hoja de datos. Querrá mirar la hoja de datos detenidamente para determinar si la clasificación es a la temperatura de caja especificada (por ejemplo, TC=25°C) o a temperatura ambiente (por ejemplo, TA=25°C). Cuál de estos valores es más relevante dependerá de las características del dispositivo y la aplicación (consulte la Figura 2).

Figura 2 Todos los valores máximos absolutos de corriente y potencia son datos reales

Para dispositivos pequeños de montaje en superficie utilizados en dispositivos portátiles, el nivel de corriente más relevante puede ser el de una temperatura ambiente de 70 °C. Para equipos grandes con disipadores de calor y refrigeración por aire forzado, el nivel actual en TA=25 ℃ puede estar más cerca de la situación real. Para algunos dispositivos, la matriz puede manejar más corriente a su temperatura máxima de unión que los límites del paquete. En algunas hojas de datos, este nivel actual "limitado por el troquel" es información adicional al nivel actual "limitado por el paquete", que puede darle una idea de la robustez del troquel. Se aplican consideraciones similares a la disipación continua de energía, que depende no sólo de la temperatura sino también del tiempo. Imagine un dispositivo funcionando continuamente a PD=4W durante 10 segundos a TA=70℃. Lo que constituye un período de tiempo "continuo" variará según el paquete MOSFET, por lo que querrás utilizar el gráfico de impedancia transitoria térmica normalizada de la hoja de datos para ver cómo se ve la disipación de energía después de 10 segundos, 100 segundos o 10 minutos. . Como se muestra en la Figura 3, el coeficiente de resistencia térmica de este dispositivo especializado después de un pulso de 10 segundos es de aproximadamente 0,33, lo que significa que una vez que el paquete alcanza la saturación térmica después de aproximadamente 10 minutos, la capacidad de disipación de calor del dispositivo es de solo 1,33 W en lugar de 4 W. . Aunque la capacidad de disipación de calor del dispositivo puede alcanzar aproximadamente 2 W con una buena refrigeración.

Figura 3 Resistencia térmica del MOSFET cuando se aplica un pulso de potencia

De hecho, podemos dividir cómo elegir MOSFET en cuatro pasos.

El primer paso: elija el canal N o el canal P

El primer paso para elegir el dispositivo adecuado para su diseño es decidir si utilizará un MOSFET de canal N o de canal P. En una aplicación de energía típica, cuando un MOSFET está conectado a tierra y la carga está conectada al voltaje de la red, el MOSFET forma el interruptor del lado bajo. En el interruptor del lado bajo, se deben usar MOSFET de canal N debido a consideraciones del voltaje requerido para apagar o encender el dispositivo. Cuando el MOSFET está conectado al bus y la carga a tierra, se utiliza un interruptor del lado alto. Los MOSFET de canal P se suelen utilizar en esta topología, lo que también se debe a consideraciones de variador de voltaje. Para seleccionar el dispositivo adecuado para su aplicación, debe determinar el voltaje requerido para accionar el dispositivo y la forma más sencilla de hacerlo en su diseño. El siguiente paso es determinar el voltaje nominal requerido o el voltaje máximo que el dispositivo puede soportar. Cuanto mayor sea el voltaje nominal, mayor será el costo del dispositivo. Según la experiencia práctica, la tensión nominal debería ser mayor que la tensión de red o la tensión del bus. Esto proporcionará suficiente protección para que el MOSFET no falle. Al seleccionar un MOSFET, es necesario determinar el voltaje máximo que se puede tolerar desde el drenaje hasta la fuente, es decir, el VDS máximo. Es importante saber que el voltaje máximo que un MOSFET puede soportar cambios con la temperatura. Los diseñadores deben probar las variaciones de voltaje en todo el rango de temperatura de funcionamiento. La tensión nominal debe tener un margen suficiente para cubrir este rango de variación y garantizar que el circuito no falle. Otros factores de seguridad que los ingenieros de diseño deben considerar incluyen los transitorios de voltaje inducidos por dispositivos electrónicos de conmutación, como motores o transformadores. Los voltajes nominales varían para diferentes aplicaciones; normalmente, 20 V para dispositivos portátiles, 20-30 V para fuentes de alimentación FPGA y 450-600 V para aplicaciones de 85-220 VCA.

Paso 2: determinar la corriente nominal

El segundo paso es elegir la clasificación actual del MOSFET. Dependiendo de la configuración del circuito, esta corriente nominal debe ser la corriente máxima que la carga puede soportar en todas las circunstancias. De manera similar a la situación de voltaje, el diseñador debe garantizar que el MOSFET seleccionado pueda soportar esta clasificación de corriente, incluso cuando el sistema genere picos de corriente. Las dos condiciones actuales consideradas son el modo continuo y el pico de pulso. En el modo de conducción continua, el MOSFET se encuentra en un estado estable, donde la corriente fluye continuamente a través del dispositivo. Un pico de pulso se refiere a una gran sobretensión (o pico de corriente) que fluye a través del dispositivo. Una vez determinada la corriente máxima en estas condiciones, es simplemente cuestión de seleccionar un dispositivo que pueda manejar esta corriente máxima. Después de seleccionar la corriente nominal, también se debe calcular la pérdida de conducción. En situaciones reales, MOSFET no es un dispositivo ideal porque hay una pérdida de energía eléctrica durante el proceso de conducción, lo que se denomina pérdida de conducción. Un MOSFET se comporta como una resistencia variable cuando está "encendido", lo cual está determinado por el RDS (ON) del dispositivo y cambia significativamente con la temperatura. La pérdida de energía del dispositivo se puede calcular mediante Iload2×RDS(ON). Dado que la resistencia cambia con la temperatura, la pérdida de potencia también cambiará proporcionalmente. Cuanto mayor sea el voltaje VGS aplicado al MOSFET, menor será el RDS (ON); por el contrario, mayor será el RDS(ON). Para el diseñador del sistema, aquí es donde entran en juego las compensaciones dependiendo del voltaje del sistema. Para diseños portátiles, es más fácil (y más común) usar voltajes más bajos, mientras que para diseños industriales, se pueden usar voltajes más altos. Tenga en cuenta que la resistencia RDS(ON) aumentará ligeramente con la corriente. Las variaciones en varios parámetros eléctricos de la resistencia RDS(ON) se pueden encontrar en la hoja de datos técnicos proporcionada por el fabricante. La tecnología tiene un impacto significativo en las características del dispositivo, porque algunas tecnologías tienden a aumentar el RDS (ON) cuando aumentan el VDS máximo. Para dicha tecnología, si pretende reducir VDS y RDS(ON), debe aumentar el tamaño del chip, aumentando así el tamaño del paquete correspondiente y los costos de desarrollo relacionados. Existen varias tecnologías en la industria que intentan controlar el aumento en el tamaño del chip, las más importantes de las cuales son las tecnologías de equilibrio de carga y canales. En la tecnología de zanja, se incrusta una zanja profunda en la oblea, generalmente reservada para voltajes bajos, para reducir la resistencia RDS (ON). Para reducir el impacto del VDS máximo en RDS (ON), se utilizó un proceso de columna de crecimiento epitaxial/columna de grabado durante el proceso de desarrollo. Por ejemplo, Fairchild Semiconductor ha desarrollado una tecnología llamada SuperFET que agrega pasos de fabricación adicionales para la reducción de RDS(ON). Este enfoque en RDS(ON) es importante porque a medida que aumenta el voltaje de ruptura de un MOSFET estándar, RDS(ON) aumenta exponencialmente y conduce a un aumento en el tamaño del troquel. El proceso SuperFET cambia la relación exponencial entre RDS(ON) y el tamaño de la oblea a una relación lineal. De esta manera, los dispositivos SuperFET pueden lograr un RDS(ON) bajo ideal en matrices de tamaño pequeño, incluso con tensiones de ruptura de hasta 600 V. El resultado es que el tamaño de la oblea se puede reducir hasta en un 35%. Para los usuarios finales, esto significa una reducción significativa en el tamaño del paquete.

Paso tres: determinar los requisitos térmicos

El siguiente paso para seleccionar un MOSFET es calcular los requisitos térmicos del sistema. Los diseñadores deben considerar dos escenarios diferentes, el peor de los casos y el escenario del mundo real. Se recomienda utilizar el resultado del cálculo del peor de los casos, porque este resultado proporciona un margen de seguridad mayor y garantiza que el sistema no fallará. También hay algunos datos de medición que requieren atención en la hoja de datos del MOSFET; como la resistencia térmica entre la unión semiconductora del dispositivo empaquetado y el medio ambiente, y la temperatura máxima de la unión. La temperatura de unión del dispositivo es igual a la temperatura ambiente máxima más el producto de la resistencia térmica y la disipación de potencia (temperatura de unión = temperatura ambiente máxima + [resistencia térmica × disipación de potencia]). Según esta ecuación, se puede resolver la máxima disipación de potencia del sistema, que es igual a I2×RDS(ON) por definición. Dado que el diseñador ha determinado la corriente máxima que pasará a través del dispositivo, RDS(ON) se puede calcular a diferentes temperaturas. Vale la pena señalar que cuando se trata de modelos térmicos simples, los diseñadores también deben considerar la capacidad térmica de la unión semiconductora/caja del dispositivo y de la caja/entorno; esto requiere que la placa de circuito impreso y el paquete no se calienten inmediatamente. La ruptura por avalancha significa que el voltaje inverso en el dispositivo semiconductor excede el valor máximo y forma un fuerte campo eléctrico para aumentar la corriente en el dispositivo. Esta corriente disipará la energía, aumentará la temperatura del dispositivo y posiblemente dañará el dispositivo. Las empresas de semiconductores realizarán pruebas de avalancha en dispositivos, calcularán su voltaje de avalancha o probarán la robustez del dispositivo. Existen dos métodos para calcular el voltaje nominal de avalancha; uno es el método estadístico y el otro es el cálculo térmico. El cálculo térmico se utiliza mucho porque es más práctico. Muchas empresas han proporcionado detalles de las pruebas de sus dispositivos. Por ejemplo, Fairchild Semiconductor proporciona "Pautas de avalancha de MOSFET de potencia" (Pautas de avalancha de MOSFET de potencia: se pueden descargar del sitio web de Fairchild). Además de la informática, la tecnología también influye en gran medida en el efecto avalancha. Por ejemplo, un aumento en el tamaño del troquel aumenta la resistencia a las avalanchas y, en última instancia, aumenta la robustez del dispositivo. Para los usuarios finales, esto significa utilizar paquetes más grandes en el sistema.

Paso 4: determinar el rendimiento del interruptor

El último paso para seleccionar un MOSFET es determinar el rendimiento de conmutación del MOSFET. Hay muchos parámetros que afectan el rendimiento de la conmutación, pero los más importantes son la capacitancia de puerta/drenaje, puerta/fuente y drenaje/fuente. Estos condensadores crean pérdidas de conmutación en el dispositivo porque se cargan cada vez que conmutan. Por lo tanto, se reduce la velocidad de conmutación del MOSFET y también se reduce la eficiencia del dispositivo. Para calcular las pérdidas totales en un dispositivo durante la conmutación, el diseñador debe calcular las pérdidas durante el encendido (Eon) y las pérdidas durante el apagado (Eoff). La potencia total del interruptor MOSFET se puede expresar mediante la siguiente ecuación: Psw=(Eon+Eoff)×frecuencia de conmutación. La carga de puerta (Qgd) tiene el mayor impacto en el rendimiento de conmutación. Debido a la importancia del rendimiento de la conmutación, constantemente se desarrollan nuevas tecnologías para resolver este problema de conmutación. El aumento del tamaño del chip aumenta la carga de la puerta; esto aumenta el tamaño del dispositivo. Para reducir las pérdidas por conmutación, han surgido nuevas tecnologías, como la oxidación del fondo grueso del canal, con el objetivo de reducir la carga de compuerta. Por ejemplo, la nueva tecnología SuperFET puede minimizar las pérdidas de conducción y mejorar el rendimiento de conmutación al reducir el RDS (ON) y la carga de puerta (Qg). De esta manera, los MOSFET pueden hacer frente a transitorios de voltaje de alta velocidad (dv/dt) y transitorios de corriente (di/dt) durante la conmutación, e incluso pueden funcionar de manera confiable a frecuencias de conmutación más altas.